mirror of
https://github.com/FEX-Emu/FEX.git
synced 2026-10-06 09:00:17 +02:00
Bump DiskCacheVersion
This commit is contained in:
Justin Becker committed
1 parent
e2f0cf41d8
commit
0ddd46ba44
107 files changed
+1120
-1120
No files matched your search
@@ -249,7 +249,7 @@ namespace DiskCache {
|
||||
// The current version of the diskcache.
|
||||
// This must be changed any time codegen changes occur!
|
||||
// Be aware of the impact of changing this frequently!
|
||||
static constexpr uint16_t FormatVersion = 27;
|
||||
static constexpr uint16_t FormatVersion = 28;
|
||||
|
||||
static constexpr uint32_t LOOKUP_KEY_MAX_BUCKET_DEPTH = 500;
|
||||
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"roundss xmm0, xmm1, 00000000b": {
|
||||
|
||||
@@ -7,7 +7,7 @@
|
||||
"AFP"
|
||||
],
|
||||
"DisabledHostFeatures": [],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"cvtpi2ps xmm0, [rax]": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"DisabledHostFeatures": [
|
||||
"RPRES"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"cvtsi2ss xmm0, eax": {
|
||||
|
||||
@@ -7,7 +7,7 @@
|
||||
"AFP"
|
||||
],
|
||||
"DisabledHostFeatures": [],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"cvtsi2sd xmm0, eax": {
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"cvtpi2ps xmm0, [rax]": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"RPRES"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"cvtsi2ss xmm0, eax": {
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"cvtsi2sd xmm0, eax": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"DisabledHostFeatures": [
|
||||
"RPRES"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vsqrtss xmm0, xmm1, xmm2": {
|
||||
|
||||
@@ -7,7 +7,7 @@
|
||||
"AFP"
|
||||
],
|
||||
"DisabledHostFeatures": [],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vroundss xmm0, xmm1, 00000000b": {
|
||||
|
||||
@@ -7,7 +7,7 @@
|
||||
"SVE256",
|
||||
"SVE128"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vfmaddsubps xmm0, xmm1, xmm2, xmm3": {
|
||||
@@ -20,7 +20,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -34,7 +34,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -48,7 +48,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -62,7 +62,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -76,7 +76,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -90,7 +90,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -104,7 +104,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -118,7 +118,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -132,7 +132,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -146,7 +146,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -160,7 +160,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -174,7 +174,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -188,7 +188,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -202,7 +202,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -216,7 +216,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -230,7 +230,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -244,7 +244,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -258,7 +258,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -272,7 +272,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -286,7 +286,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -300,7 +300,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -314,7 +314,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -328,7 +328,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -342,7 +342,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -356,7 +356,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -370,7 +370,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -384,7 +384,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -398,7 +398,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -412,7 +412,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -426,7 +426,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
}
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"SVE256",
|
||||
"SVE128"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vmovups xmm0, xmm0": {
|
||||
@@ -486,7 +486,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ushr v2.4s, v16.4s, #31",
|
||||
"ldr q3, [x28, #3296]",
|
||||
"ldr q3, [x28, #3328]",
|
||||
"ushl v2.4s, v2.4s, v3.4s",
|
||||
"addv s2, v2.4s",
|
||||
"mov w4, v2.s[0]"
|
||||
@@ -501,7 +501,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"uzp2 v2.8h, v16.8h, v2.8h",
|
||||
"ushr v2.8h, v2.8h, #15",
|
||||
"ldr q3, [x28, #3136]",
|
||||
"ldr q3, [x28, #3152]",
|
||||
"ushl v2.8h, v2.8h, v3.8h",
|
||||
"addv h2, v2.8h",
|
||||
"umov w4, v2.h[0]"
|
||||
@@ -528,7 +528,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"uzp2 v2.4s, v16.4s, v2.4s",
|
||||
"ushr v2.4s, v2.4s, #31",
|
||||
"ldr q3, [x28, #3296]",
|
||||
"ldr q3, [x28, #3328]",
|
||||
"ushl v2.4s, v2.4s, v3.4s",
|
||||
"addv s2, v2.4s",
|
||||
"mov w4, v2.s[0]"
|
||||
@@ -1116,7 +1116,7 @@
|
||||
"Map 1 0b01 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1128,7 +1128,7 @@
|
||||
"Map 1 0b01 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q2, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1140,7 +1140,7 @@
|
||||
"Map 1 0b01 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q2, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1165,7 +1165,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q3, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -1179,7 +1179,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q3, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -1193,7 +1193,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q3, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -1217,7 +1217,7 @@
|
||||
"Map 1 0b10 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1229,7 +1229,7 @@
|
||||
"Map 1 0b10 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr q2, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1241,7 +1241,7 @@
|
||||
"Map 1 0b10 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr q2, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1268,7 +1268,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr q3, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -1282,7 +1282,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr q3, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -1296,7 +1296,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr q3, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -1320,7 +1320,7 @@
|
||||
"Map 1 0b11 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1332,7 +1332,7 @@
|
||||
"Map 1 0b11 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr q2, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1344,7 +1344,7 @@
|
||||
"Map 1 0b11 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr q2, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1371,7 +1371,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr q3, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -1385,7 +1385,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr q3, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -1399,7 +1399,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr q3, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -2283,7 +2283,7 @@
|
||||
"Map 1 0b00 0xC6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2760]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -2297,7 +2297,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr q3, [x28, #224]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2760]",
|
||||
"ldr q4, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v4.16b",
|
||||
"tbl v2.16b, {v2.16b, v3.16b}, v4.16b",
|
||||
@@ -2310,7 +2310,7 @@
|
||||
"Map 1 0b00 0xC6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2760]",
|
||||
"ldr q2, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -2324,7 +2324,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr q3, [x28, #224]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2760]",
|
||||
"ldr q4, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v4.16b",
|
||||
"tbl v2.16b, {v2.16b, v3.16b}, v4.16b",
|
||||
@@ -2337,7 +2337,7 @@
|
||||
"Map 1 0b00 0xC6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2760]",
|
||||
"ldr q2, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -2351,7 +2351,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr q3, [x28, #224]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2760]",
|
||||
"ldr q4, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v4.16b",
|
||||
"tbl v2.16b, {v2.16b, v3.16b}, v4.16b",
|
||||
@@ -3936,7 +3936,7 @@
|
||||
"Map 1 0b01 0xd0 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3200]",
|
||||
"ldr q2, [x28, #3232]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"fadd v16.2d, v17.2d, v2.2d",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -3950,7 +3950,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr q3, [x28, #224]",
|
||||
"ldr q4, [x28, #3200]",
|
||||
"ldr q4, [x28, #3232]",
|
||||
"eor v5.16b, v18.16b, v4.16b",
|
||||
"fadd v16.2d, v17.2d, v5.2d",
|
||||
"eor v3.16b, v3.16b, v4.16b",
|
||||
@@ -3964,7 +3964,7 @@
|
||||
"Map 1 0b11 0xd0 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3168]",
|
||||
"ldr q2, [x28, #3200]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"fadd v16.4s, v17.4s, v2.4s",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -3978,7 +3978,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr q3, [x28, #224]",
|
||||
"ldr q4, [x28, #3168]",
|
||||
"ldr q4, [x28, #3200]",
|
||||
"eor v5.16b, v18.16b, v4.16b",
|
||||
"fadd v16.4s, v17.4s, v5.4s",
|
||||
"eor v3.16b, v3.16b, v4.16b",
|
||||
@@ -4149,7 +4149,7 @@
|
||||
"Map 1 0b01 0xd7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3424]",
|
||||
"ldr q2, [x28, #3456]",
|
||||
"cmlt v3.16b, v16.16b, #0",
|
||||
"and v2.16b, v3.16b, v2.16b",
|
||||
"addp v2.16b, v2.16b, v2.16b",
|
||||
@@ -4165,7 +4165,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #3424]",
|
||||
"ldr q3, [x28, #3456]",
|
||||
"cmlt v4.16b, v16.16b, #0",
|
||||
"and v4.16b, v4.16b, v3.16b",
|
||||
"addp v4.16b, v4.16b, v4.16b",
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"SVE128"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vaddsubpd xmm0, xmm1, xmm2": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"FLAGM2",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vmovntps [rax], xmm0": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vucomiss xmm0, xmm1": {
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"I8MM",
|
||||
"DOTPROD"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vpshufb xmm0, xmm1, xmm2": {
|
||||
@@ -1902,7 +1902,7 @@
|
||||
"Map 2 0b01 0x41 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3136]",
|
||||
"ldr q2, [x28, #3152]",
|
||||
"zip1 v3.8h, v2.8h, v17.8h",
|
||||
"zip2 v2.8h, v2.8h, v17.8h",
|
||||
"umin v2.4s, v3.4s, v2.4s",
|
||||
@@ -4695,7 +4695,7 @@
|
||||
"Map 2 0b01 0x96 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3168]",
|
||||
"ldr q2, [x28, #3200]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.4s, v16.4s, v18.4s",
|
||||
@@ -4712,7 +4712,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3168]",
|
||||
"ldr q5, [x28, #3200]",
|
||||
"eor v6.16b, v17.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.4s, v16.4s, v18.4s",
|
||||
@@ -4728,7 +4728,7 @@
|
||||
"Map 2 0b01 0x96 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3200]",
|
||||
"ldr q2, [x28, #3232]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.2d, v16.2d, v18.2d",
|
||||
@@ -4745,7 +4745,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3200]",
|
||||
"ldr q5, [x28, #3232]",
|
||||
"eor v6.16b, v17.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.2d, v16.2d, v18.2d",
|
||||
@@ -4761,7 +4761,7 @@
|
||||
"Map 2 0b01 0x97 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3232]",
|
||||
"ldr q2, [x28, #3264]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.4s, v16.4s, v18.4s",
|
||||
@@ -4778,7 +4778,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3232]",
|
||||
"ldr q5, [x28, #3264]",
|
||||
"eor v6.16b, v17.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.4s, v16.4s, v18.4s",
|
||||
@@ -4794,7 +4794,7 @@
|
||||
"Map 2 0b01 0x97 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3264]",
|
||||
"ldr q2, [x28, #3296]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.2d, v16.2d, v18.2d",
|
||||
@@ -4811,7 +4811,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3264]",
|
||||
"ldr q5, [x28, #3296]",
|
||||
"eor v6.16b, v17.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.2d, v16.2d, v18.2d",
|
||||
@@ -5751,7 +5751,7 @@
|
||||
"Map 2 0b01 0xa6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3168]",
|
||||
"ldr q2, [x28, #3200]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.4s, v17.4s, v16.4s",
|
||||
@@ -5768,7 +5768,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3168]",
|
||||
"ldr q5, [x28, #3200]",
|
||||
"eor v6.16b, v18.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.4s, v17.4s, v16.4s",
|
||||
@@ -5784,7 +5784,7 @@
|
||||
"Map 2 0b01 0xa6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3200]",
|
||||
"ldr q2, [x28, #3232]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.2d, v17.2d, v16.2d",
|
||||
@@ -5801,7 +5801,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3200]",
|
||||
"ldr q5, [x28, #3232]",
|
||||
"eor v6.16b, v18.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.2d, v17.2d, v16.2d",
|
||||
@@ -5817,7 +5817,7 @@
|
||||
"Map 2 0b01 0xa7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3232]",
|
||||
"ldr q2, [x28, #3264]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.4s, v17.4s, v16.4s",
|
||||
@@ -5834,7 +5834,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3232]",
|
||||
"ldr q5, [x28, #3264]",
|
||||
"eor v6.16b, v18.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.4s, v17.4s, v16.4s",
|
||||
@@ -5850,7 +5850,7 @@
|
||||
"Map 2 0b01 0xa7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3264]",
|
||||
"ldr q2, [x28, #3296]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.2d, v17.2d, v16.2d",
|
||||
@@ -5867,7 +5867,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3264]",
|
||||
"ldr q5, [x28, #3296]",
|
||||
"eor v6.16b, v18.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.2d, v17.2d, v16.2d",
|
||||
@@ -5883,7 +5883,7 @@
|
||||
"Map 2 0b01 0xb6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3168]",
|
||||
"ldr q2, [x28, #3200]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"mov v16.16b, v2.16b",
|
||||
"fmla v16.4s, v17.4s, v18.4s",
|
||||
@@ -5899,7 +5899,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3168]",
|
||||
"ldr q5, [x28, #3200]",
|
||||
"eor v6.16b, v16.16b, v5.16b",
|
||||
"mov v16.16b, v6.16b",
|
||||
"fmla v16.4s, v17.4s, v18.4s",
|
||||
@@ -5914,7 +5914,7 @@
|
||||
"Map 2 0b01 0xb6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3200]",
|
||||
"ldr q2, [x28, #3232]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"mov v16.16b, v2.16b",
|
||||
"fmla v16.2d, v17.2d, v18.2d",
|
||||
@@ -5930,7 +5930,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3200]",
|
||||
"ldr q5, [x28, #3232]",
|
||||
"eor v6.16b, v16.16b, v5.16b",
|
||||
"mov v16.16b, v6.16b",
|
||||
"fmla v16.2d, v17.2d, v18.2d",
|
||||
@@ -5945,7 +5945,7 @@
|
||||
"Map 2 0b01 0xb7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3232]",
|
||||
"ldr q2, [x28, #3264]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"mov v16.16b, v2.16b",
|
||||
"fmla v16.4s, v17.4s, v18.4s",
|
||||
@@ -5961,7 +5961,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3232]",
|
||||
"ldr q5, [x28, #3264]",
|
||||
"eor v6.16b, v16.16b, v5.16b",
|
||||
"mov v16.16b, v6.16b",
|
||||
"fmla v16.4s, v17.4s, v18.4s",
|
||||
@@ -5976,7 +5976,7 @@
|
||||
"Map 2 0b01 0xb7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3264]",
|
||||
"ldr q2, [x28, #3296]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"mov v16.16b, v2.16b",
|
||||
"fmla v16.2d, v17.2d, v18.2d",
|
||||
@@ -5992,7 +5992,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3264]",
|
||||
"ldr q5, [x28, #3296]",
|
||||
"eor v6.16b, v16.16b, v5.16b",
|
||||
"mov v16.16b, v6.16b",
|
||||
"fmla v16.2d, v17.2d, v18.2d",
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"SVE256",
|
||||
"SVE128"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vfmadd132ss xmm0, xmm1, xmm2": {
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"SVE256",
|
||||
"I8MM"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vpdpbusd xmm0, xmm1, xmm2": {
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vpdpbusd xmm0, xmm1, xmm2": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"FLAGM2",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vmovntdqa xmm0, [rax]": {
|
||||
@@ -2844,7 +2844,7 @@
|
||||
"Map 2 0b01 0x96 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3168]",
|
||||
"ldr q2, [x28, #3200]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.4s, v16.4s, v18.4s",
|
||||
@@ -2861,7 +2861,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3168]",
|
||||
"ldr q5, [x28, #3200]",
|
||||
"eor v6.16b, v17.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.4s, v16.4s, v18.4s",
|
||||
@@ -2877,7 +2877,7 @@
|
||||
"Map 2 0b01 0x96 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3200]",
|
||||
"ldr q2, [x28, #3232]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.2d, v16.2d, v18.2d",
|
||||
@@ -2894,7 +2894,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3200]",
|
||||
"ldr q5, [x28, #3232]",
|
||||
"eor v6.16b, v17.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.2d, v16.2d, v18.2d",
|
||||
@@ -2910,7 +2910,7 @@
|
||||
"Map 2 0b01 0x97 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3232]",
|
||||
"ldr q2, [x28, #3264]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.4s, v16.4s, v18.4s",
|
||||
@@ -2927,7 +2927,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3232]",
|
||||
"ldr q5, [x28, #3264]",
|
||||
"eor v6.16b, v17.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.4s, v16.4s, v18.4s",
|
||||
@@ -2943,7 +2943,7 @@
|
||||
"Map 2 0b01 0x97 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3264]",
|
||||
"ldr q2, [x28, #3296]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.2d, v16.2d, v18.2d",
|
||||
@@ -2960,7 +2960,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3264]",
|
||||
"ldr q5, [x28, #3296]",
|
||||
"eor v6.16b, v17.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.2d, v16.2d, v18.2d",
|
||||
@@ -3880,7 +3880,7 @@
|
||||
"Map 2 0b01 0xa6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3168]",
|
||||
"ldr q2, [x28, #3200]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.4s, v17.4s, v16.4s",
|
||||
@@ -3897,7 +3897,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3168]",
|
||||
"ldr q5, [x28, #3200]",
|
||||
"eor v6.16b, v18.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.4s, v17.4s, v16.4s",
|
||||
@@ -3913,7 +3913,7 @@
|
||||
"Map 2 0b01 0xa6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3200]",
|
||||
"ldr q2, [x28, #3232]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.2d, v17.2d, v16.2d",
|
||||
@@ -3930,7 +3930,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3200]",
|
||||
"ldr q5, [x28, #3232]",
|
||||
"eor v6.16b, v18.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.2d, v17.2d, v16.2d",
|
||||
@@ -3946,7 +3946,7 @@
|
||||
"Map 2 0b01 0xa7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3232]",
|
||||
"ldr q2, [x28, #3264]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.4s, v17.4s, v16.4s",
|
||||
@@ -3963,7 +3963,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3232]",
|
||||
"ldr q5, [x28, #3264]",
|
||||
"eor v6.16b, v18.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.4s, v17.4s, v16.4s",
|
||||
@@ -3979,7 +3979,7 @@
|
||||
"Map 2 0b01 0xa7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3264]",
|
||||
"ldr q2, [x28, #3296]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.2d, v17.2d, v16.2d",
|
||||
@@ -3996,7 +3996,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3264]",
|
||||
"ldr q5, [x28, #3296]",
|
||||
"eor v6.16b, v18.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.2d, v17.2d, v16.2d",
|
||||
@@ -4012,7 +4012,7 @@
|
||||
"Map 2 0b01 0xb6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3168]",
|
||||
"ldr q2, [x28, #3200]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"mov v16.16b, v2.16b",
|
||||
"fmla v16.4s, v17.4s, v18.4s",
|
||||
@@ -4028,7 +4028,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3168]",
|
||||
"ldr q5, [x28, #3200]",
|
||||
"eor v6.16b, v16.16b, v5.16b",
|
||||
"mov v16.16b, v6.16b",
|
||||
"fmla v16.4s, v17.4s, v18.4s",
|
||||
@@ -4043,7 +4043,7 @@
|
||||
"Map 2 0b01 0xb6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3200]",
|
||||
"ldr q2, [x28, #3232]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"mov v16.16b, v2.16b",
|
||||
"fmla v16.2d, v17.2d, v18.2d",
|
||||
@@ -4059,7 +4059,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3200]",
|
||||
"ldr q5, [x28, #3232]",
|
||||
"eor v6.16b, v16.16b, v5.16b",
|
||||
"mov v16.16b, v6.16b",
|
||||
"fmla v16.2d, v17.2d, v18.2d",
|
||||
@@ -4074,7 +4074,7 @@
|
||||
"Map 2 0b01 0xb7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3232]",
|
||||
"ldr q2, [x28, #3264]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"mov v16.16b, v2.16b",
|
||||
"fmla v16.4s, v17.4s, v18.4s",
|
||||
@@ -4090,7 +4090,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3232]",
|
||||
"ldr q5, [x28, #3264]",
|
||||
"eor v6.16b, v16.16b, v5.16b",
|
||||
"mov v16.16b, v6.16b",
|
||||
"fmla v16.4s, v17.4s, v18.4s",
|
||||
@@ -4105,7 +4105,7 @@
|
||||
"Map 2 0b01 0xb7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3264]",
|
||||
"ldr q2, [x28, #3296]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"mov v16.16b, v2.16b",
|
||||
"fmla v16.2d, v17.2d, v18.2d",
|
||||
@@ -4121,7 +4121,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3264]",
|
||||
"ldr q5, [x28, #3296]",
|
||||
"eor v6.16b, v16.16b, v5.16b",
|
||||
"mov v16.16b, v6.16b",
|
||||
"fmla v16.2d, v17.2d, v18.2d",
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"SVE256",
|
||||
"SVEBITPERM"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vtestps xmm0, xmm1": {
|
||||
|
||||
@@ -7,7 +7,7 @@
|
||||
"SVE256",
|
||||
"SVE128"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vpermq ymm0, ymm1, 1": {
|
||||
@@ -338,7 +338,7 @@
|
||||
"Map 3 0b01 0x02 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3328]",
|
||||
"ldr q2, [x28, #3360]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
]
|
||||
@@ -349,7 +349,7 @@
|
||||
"Map 3 0b01 0x02 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3344]",
|
||||
"ldr q2, [x28, #3376]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
]
|
||||
@@ -370,7 +370,7 @@
|
||||
"Map 3 0b01 0x02 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3360]",
|
||||
"ldr q2, [x28, #3392]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
]
|
||||
@@ -392,7 +392,7 @@
|
||||
"Map 3 0b01 0x02 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3376]",
|
||||
"ldr q2, [x28, #3408]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
]
|
||||
@@ -413,7 +413,7 @@
|
||||
"Map 3 0b01 0x02 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3392]",
|
||||
"ldr q2, [x28, #3424]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
]
|
||||
@@ -424,7 +424,7 @@
|
||||
"Map 3 0b01 0x02 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3408]",
|
||||
"ldr q2, [x28, #3440]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
]
|
||||
@@ -3494,7 +3494,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"movi v2.2d, #0x0",
|
||||
"ldr q3, [x28, #3312]",
|
||||
"ldr q3, [x28, #3344]",
|
||||
"mov v16.16b, v17.16b",
|
||||
"aese v16.16b, v2.16b",
|
||||
"tbl v16.16b, {v16.16b}, v3.16b",
|
||||
@@ -3508,7 +3508,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"movi v2.2d, #0x0",
|
||||
"ldr q3, [x28, #3312]",
|
||||
"ldr q3, [x28, #3344]",
|
||||
"mov v16.16b, v17.16b",
|
||||
"aese v16.16b, v2.16b",
|
||||
"tbl v16.16b, {v16.16b}, v3.16b",
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"AFP",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vblendvps xmm0, xmm1, xmm2, xmm3": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"SVE128"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vpsrlw xmm0, xmm1, 0": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"lock add byte [rax], cl": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"sha1nexte xmm0, xmm1": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"sha1nexte xmm0, xmm1": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"pclmulqdq xmm0, xmm1, 00000b": {
|
||||
@@ -56,7 +56,7 @@
|
||||
"0x66 0x0f 0x3a 0xdf"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3312]",
|
||||
"ldr q2, [x28, #3344]",
|
||||
"movi v3.2d, #0x0",
|
||||
"mov v16.16b, v17.16b",
|
||||
"aese v16.16b, v3.16b",
|
||||
@@ -69,7 +69,7 @@
|
||||
"0x66 0x0f 0x3a 0xdf"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3312]",
|
||||
"ldr q2, [x28, #3344]",
|
||||
"movi v3.2d, #0x0",
|
||||
"mov v16.16b, v17.16b",
|
||||
"aese v16.16b, v3.16b",
|
||||
@@ -85,9 +85,9 @@
|
||||
"0x66 0x0f 0x3a 0xcc"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3728]",
|
||||
"ldr q2, [x28, #3760]",
|
||||
"movi v3.2d, #0x0",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q4, [x0, #432]",
|
||||
"tbl v5.16b, {v16.16b}, v4.16b",
|
||||
"tbl v6.16b, {v17.16b}, v4.16b",
|
||||
@@ -102,9 +102,9 @@
|
||||
"0x66 0x0f 0x3a 0xcc"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3744]",
|
||||
"ldr q2, [x28, #3776]",
|
||||
"movi v3.2d, #0x0",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q4, [x0, #432]",
|
||||
"tbl v5.16b, {v16.16b}, v4.16b",
|
||||
"tbl v6.16b, {v17.16b}, v4.16b",
|
||||
@@ -119,9 +119,9 @@
|
||||
"0x66 0x0f 0x3a 0xcc"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3760]",
|
||||
"ldr q2, [x28, #3792]",
|
||||
"movi v3.2d, #0x0",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q4, [x0, #432]",
|
||||
"tbl v5.16b, {v16.16b}, v4.16b",
|
||||
"tbl v6.16b, {v17.16b}, v4.16b",
|
||||
@@ -136,9 +136,9 @@
|
||||
"0x66 0x0f 0x3a 0xcc"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3776]",
|
||||
"ldr q2, [x28, #3808]",
|
||||
"movi v3.2d, #0x0",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q4, [x0, #432]",
|
||||
"tbl v5.16b, {v16.16b}, v4.16b",
|
||||
"tbl v6.16b, {v17.16b}, v4.16b",
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"AFP",
|
||||
"RPRES"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Comment": [
|
||||
"These 3DNow! instructions are optimal assuming that FEX doesn't SRA MMX registers",
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Comment": [
|
||||
"Instructions that explicitly push against the limits of ARM's loadstore instructions"
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Comment": [
|
||||
"Instructions that explicitly push against the limits of ARM's loadstore instructions"
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Comment": [
|
||||
"These are instruction combinations that could be more optimal if FEX optimized for them"
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Comment": [
|
||||
"These are instruction combinations that could be more optimal if FEX optimized for them"
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"RPRES"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Comment": [
|
||||
"These are instruction combinations that could be more optimal if FEX optimized for them"
|
||||
|
||||
@@ -14,7 +14,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Comment": [
|
||||
"These are instruction combinations that could be more optimal if FEX optimized for them"
|
||||
|
||||
@@ -14,7 +14,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Comment": [
|
||||
"These are instruction combinations that could be more optimal if FEX optimized for them"
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Comment": [],
|
||||
"Instructions": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"lock add byte [rax], cl": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"Chained add": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"ptest xmm0, xmm1": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"The Witcher 3": {
|
||||
@@ -892,7 +892,7 @@
|
||||
"Comes from vcruntime140.dll wcsstr"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3136]",
|
||||
"ldr q2, [x28, #3152]",
|
||||
"cmeq v3.8h, v16.8h, #0",
|
||||
"movi v4.8h, #0x8",
|
||||
"bsl v3.16b, v2.16b, v4.16b",
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"Sonic Mania movie player": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"FMOD scalar loop": {
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"The Sims 1 hot block": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"add bl, cl": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"add al, 1": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"push es": {
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"ucomiss xmm0, xmm1": {
|
||||
@@ -1610,7 +1610,7 @@
|
||||
"mov w20, #0xffff",
|
||||
"strb w20, [x28, #1202]",
|
||||
"ldr d2, [x28, #1056]",
|
||||
"ldr d3, [x28, #3424]",
|
||||
"ldr d3, [x28, #3456]",
|
||||
"cmlt v2.16b, v2.16b, #0",
|
||||
"and v2.8b, v2.8b, v3.8b",
|
||||
"addp v2.16b, v2.16b, v2.16b",
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"sgdt [rax]": {
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"xgetbv": {
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"AFP",
|
||||
"FCMA"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"ucomisd xmm0, xmm1": {
|
||||
@@ -38,7 +38,7 @@
|
||||
"ExpectedInstructionCount": 7,
|
||||
"Comment": "0x66 0x0f 0xd7",
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3424]",
|
||||
"ldr q2, [x28, #3456]",
|
||||
"cmlt v3.16b, v16.16b, #0",
|
||||
"and v2.16b, v3.16b, v2.16b",
|
||||
"addp v2.16b, v2.16b, v2.16b",
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"AFP",
|
||||
"CSSC"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"popcnt ax, bx": {
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"popcnt ax, bx": {
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vucomiss xmm0, xmm1": {
|
||||
@@ -69,7 +69,7 @@
|
||||
"Map 1 0b01 0xd7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3424]",
|
||||
"ldr q2, [x28, #3456]",
|
||||
"cmlt v3.16b, v16.16b, #0",
|
||||
"and v2.16b, v3.16b, v2.16b",
|
||||
"addp v2.16b, v2.16b, v2.16b",
|
||||
@@ -84,7 +84,7 @@
|
||||
"Map 1 0b01 0xd7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2544]",
|
||||
"ldr x0, [x28, #2552]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"mrs x0, nzcv",
|
||||
"mov z0.d, #0",
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"AFP",
|
||||
"SVEBITPERM"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vtestps xmm0, xmm1": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"DisabledHostFeatures": [
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"blsr eax, ebx": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"Block1": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"Block1": {
|
||||
@@ -560,7 +560,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q3, [x28, #3712]",
|
||||
"ldr q3, [x28, #3744]",
|
||||
"bic v2.16b, v2.16b, v3.16b",
|
||||
"ldr s3, [x4]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -570,7 +570,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v3.16b, v0.16b",
|
||||
"ldr q4, [x28, #3712]",
|
||||
"ldr q4, [x28, #3744]",
|
||||
"bic v3.16b, v3.16b, v4.16b",
|
||||
"mov w27, #0x0",
|
||||
"strb wzr, [x28, #1049]",
|
||||
@@ -604,7 +604,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q3, [x28, #3712]",
|
||||
"ldr q3, [x28, #3744]",
|
||||
"bic v2.16b, v2.16b, v3.16b",
|
||||
"ldr s3, [x4, #4]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -614,7 +614,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v3.16b, v0.16b",
|
||||
"ldr q5, [x28, #3712]",
|
||||
"ldr q5, [x28, #3744]",
|
||||
"bic v3.16b, v3.16b, v5.16b",
|
||||
"strb wzr, [x28, #1049]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -647,7 +647,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q3, [x28, #3712]",
|
||||
"ldr q3, [x28, #3744]",
|
||||
"bic v2.16b, v2.16b, v3.16b",
|
||||
"ldr s3, [x4, #8]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -657,7 +657,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v3.16b, v0.16b",
|
||||
"ldr q6, [x28, #3712]",
|
||||
"ldr q6, [x28, #3744]",
|
||||
"bic v3.16b, v3.16b, v6.16b",
|
||||
"strb wzr, [x28, #1049]",
|
||||
"str x30, [sp, #-16]!",
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"Block1": {
|
||||
@@ -3790,7 +3790,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q9, [x28, #3712]",
|
||||
"ldr q9, [x28, #3744]",
|
||||
"eor v2.16b, v2.16b, v9.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -3840,7 +3840,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q9, [x28, #3712]",
|
||||
"ldr q9, [x28, #3744]",
|
||||
"eor v2.16b, v2.16b, v9.16b",
|
||||
"ldr s9, [x8, #28]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -4003,7 +4003,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q9, [x28, #3712]",
|
||||
"ldr q9, [x28, #3744]",
|
||||
"eor v2.16b, v2.16b, v9.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -4053,7 +4053,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q9, [x28, #3712]",
|
||||
"ldr q9, [x28, #3744]",
|
||||
"eor v2.16b, v2.16b, v9.16b",
|
||||
"ldr s9, [x8, #60]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -4239,7 +4239,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q9, [x28, #3712]",
|
||||
"ldr q9, [x28, #3744]",
|
||||
"eor v2.16b, v2.16b, v9.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -4260,7 +4260,7 @@
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v9.16b, v0.16b",
|
||||
"str s2, [x8, #176]",
|
||||
"ldr q2, [x28, #3712]",
|
||||
"ldr q2, [x28, #3744]",
|
||||
"eor v2.16b, v9.16b, v2.16b",
|
||||
"ldr s9, [x8, #8]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -7531,7 +7531,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v8.16b, v0.16b",
|
||||
"ldr q10, [x28, #3712]",
|
||||
"ldr q10, [x28, #3744]",
|
||||
"eor v8.16b, v8.16b, v10.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v8.16b",
|
||||
@@ -7622,7 +7622,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v8.16b, v0.16b",
|
||||
"ldr q11, [x28, #3712]",
|
||||
"ldr q11, [x28, #3744]",
|
||||
"eor v8.16b, v8.16b, v11.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v8.16b",
|
||||
@@ -7680,7 +7680,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v8.16b, v0.16b",
|
||||
"ldr q11, [x28, #3712]",
|
||||
"ldr q11, [x28, #3744]",
|
||||
"eor v8.16b, v8.16b, v11.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v8.16b",
|
||||
@@ -7953,7 +7953,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v7.16b, v0.16b",
|
||||
"ldr q9, [x28, #3712]",
|
||||
"ldr q9, [x28, #3744]",
|
||||
"eor v7.16b, v7.16b, v9.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v7.16b",
|
||||
@@ -8113,7 +8113,7 @@
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s2, s0",
|
||||
"str s2, [x4, #1024]",
|
||||
"ldr q2, [x28, #3712]",
|
||||
"ldr q2, [x28, #3744]",
|
||||
"eor v2.16b, v3.16b, v2.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -8131,7 +8131,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q3, [x28, #3712]",
|
||||
"ldr q3, [x28, #3744]",
|
||||
"eor v2.16b, v2.16b, v3.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -8142,7 +8142,7 @@
|
||||
"fmov s2, s0",
|
||||
"str s2, [x4, #1152]",
|
||||
"strb wzr, [x28, #1049]",
|
||||
"ldr q2, [x28, #3712]",
|
||||
"ldr q2, [x28, #3744]",
|
||||
"eor v2.16b, v6.16b, v2.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -8160,7 +8160,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q3, [x28, #3712]",
|
||||
"ldr q3, [x28, #3744]",
|
||||
"eor v2.16b, v2.16b, v3.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -8178,7 +8178,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q3, [x28, #3712]",
|
||||
"ldr q3, [x28, #3744]",
|
||||
"eor v2.16b, v2.16b, v3.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -8189,7 +8189,7 @@
|
||||
"fmov s2, s0",
|
||||
"str s2, [x4, #1344]",
|
||||
"strb wzr, [x28, #1049]",
|
||||
"ldr q2, [x28, #3712]",
|
||||
"ldr q2, [x28, #3744]",
|
||||
"eor v2.16b, v11.16b, v2.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -8207,7 +8207,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q3, [x28, #3712]",
|
||||
"ldr q3, [x28, #3744]",
|
||||
"eor v2.16b, v2.16b, v3.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -8218,7 +8218,7 @@
|
||||
"fmov s2, s0",
|
||||
"str s2, [x4, #1472]",
|
||||
"strb wzr, [x28, #1049]",
|
||||
"ldr q2, [x28, #3712]",
|
||||
"ldr q2, [x28, #3744]",
|
||||
"eor v2.16b, v10.16b, v2.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -8229,7 +8229,7 @@
|
||||
"fmov s2, s0",
|
||||
"str s2, [x4, #1536]",
|
||||
"strb wzr, [x28, #1049]",
|
||||
"ldr q2, [x28, #3712]",
|
||||
"ldr q2, [x28, #3744]",
|
||||
"eor v2.16b, v9.16b, v2.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -8240,7 +8240,7 @@
|
||||
"fmov s2, s0",
|
||||
"str s2, [x4, #1600]",
|
||||
"strb wzr, [x28, #1049]",
|
||||
"ldr q2, [x28, #3712]",
|
||||
"ldr q2, [x28, #3744]",
|
||||
"eor v2.16b, v8.16b, v2.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -8250,7 +8250,7 @@
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s2, s0",
|
||||
"str s2, [x4, #1664]",
|
||||
"ldr q2, [x28, #3712]",
|
||||
"ldr q2, [x28, #3744]",
|
||||
"eor v2.16b, v7.16b, v2.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -12539,7 +12539,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q3, [x28, #3712]",
|
||||
"ldr q3, [x28, #3744]",
|
||||
"eor v3.16b, v2.16b, v3.16b",
|
||||
"ldr s4, [x4]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -12581,7 +12581,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v4.16b, v0.16b",
|
||||
"ldr q5, [x28, #3712]",
|
||||
"ldr q5, [x28, #3744]",
|
||||
"eor v5.16b, v4.16b, v5.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v3.16b",
|
||||
@@ -12616,7 +12616,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v5.16b, v0.16b",
|
||||
"ldr q6, [x28, #3712]",
|
||||
"ldr q6, [x28, #3744]",
|
||||
"eor v6.16b, v5.16b, v6.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v3.16b",
|
||||
@@ -12651,7 +12651,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v6.16b, v0.16b",
|
||||
"ldr q7, [x28, #3712]",
|
||||
"ldr q7, [x28, #3744]",
|
||||
"eor v7.16b, v6.16b, v7.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v3.16b",
|
||||
@@ -12686,7 +12686,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v7.16b, v0.16b",
|
||||
"ldr q8, [x28, #3712]",
|
||||
"ldr q8, [x28, #3744]",
|
||||
"eor v8.16b, v7.16b, v8.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v3.16b",
|
||||
@@ -12721,7 +12721,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v8.16b, v0.16b",
|
||||
"ldr q9, [x28, #3712]",
|
||||
"ldr q9, [x28, #3744]",
|
||||
"eor v9.16b, v8.16b, v9.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v3.16b",
|
||||
@@ -12756,7 +12756,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v9.16b, v0.16b",
|
||||
"ldr q10, [x28, #3712]",
|
||||
"ldr q10, [x28, #3744]",
|
||||
"eor v9.16b, v9.16b, v10.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v3.16b",
|
||||
@@ -12790,7 +12790,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v9.16b, v0.16b",
|
||||
"ldr q10, [x28, #3712]",
|
||||
"ldr q10, [x28, #3744]",
|
||||
"eor v9.16b, v9.16b, v10.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v3.16b",
|
||||
@@ -12824,7 +12824,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v9.16b, v0.16b",
|
||||
"ldr q10, [x28, #3712]",
|
||||
"ldr q10, [x28, #3744]",
|
||||
"eor v9.16b, v9.16b, v10.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v3.16b",
|
||||
@@ -20013,7 +20013,7 @@
|
||||
"mov x8, x26",
|
||||
"str s2, [x8, #16]",
|
||||
"uxtb w7, w4",
|
||||
"ldr q2, [x28, #3488]",
|
||||
"ldr q2, [x28, #3520]",
|
||||
"str w7, [x8, #56]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -21709,7 +21709,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q3, [x28, #3712]",
|
||||
"ldr q3, [x28, #3744]",
|
||||
"eor v2.16b, v2.16b, v3.16b",
|
||||
"add x14, x28, x20, lsl #4",
|
||||
"ldr q3, [x14, #1056]",
|
||||
@@ -21764,7 +21764,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q5, [x28, #3712]",
|
||||
"ldr q5, [x28, #3744]",
|
||||
"eor v2.16b, v2.16b, v5.16b",
|
||||
"mov w14, #0x7b90",
|
||||
"movk w14, #0xa7, lsl #16",
|
||||
@@ -21828,7 +21828,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q6, [x28, #3712]",
|
||||
"ldr q6, [x28, #3744]",
|
||||
"eor v2.16b, v2.16b, v6.16b",
|
||||
"mov w15, #0x7b80",
|
||||
"movk w15, #0xa7, lsl #16",
|
||||
@@ -21956,7 +21956,7 @@
|
||||
"fmov s7, s0",
|
||||
"str s7, [x8, #64]",
|
||||
"strb wzr, [x28, #1049]",
|
||||
"ldr q7, [x28, #3712]",
|
||||
"ldr q7, [x28, #3744]",
|
||||
"eor v7.16b, v6.16b, v7.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v7.16b",
|
||||
@@ -21980,7 +21980,7 @@
|
||||
"fmov s7, s0",
|
||||
"str s7, [x8, #68]",
|
||||
"strb wzr, [x28, #1049]",
|
||||
"ldr q7, [x28, #3712]",
|
||||
"ldr q7, [x28, #3744]",
|
||||
"eor v2.16b, v2.16b, v7.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v5.16b",
|
||||
@@ -22006,7 +22006,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q5, [x28, #3712]",
|
||||
"ldr q5, [x28, #3744]",
|
||||
"eor v5.16b, v2.16b, v5.16b",
|
||||
"ldr d7, [x15]",
|
||||
"str x30, [sp, #-16]!",
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"Block1": {
|
||||
@@ -10859,7 +10859,7 @@
|
||||
"add w22, w20, #0x7 (7)",
|
||||
"and w22, w22, #0x7",
|
||||
"add x23, x28, x22, lsl #4",
|
||||
"ldr q4, [x28, #3712]",
|
||||
"ldr q4, [x28, #3744]",
|
||||
"eor v3.16b, v3.16b, v4.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v3.16b",
|
||||
@@ -10904,7 +10904,7 @@
|
||||
"add w22, w22, #0x7 (7)",
|
||||
"and w22, w22, #0x7",
|
||||
"add x12, x28, x22, lsl #4",
|
||||
"ldr q5, [x28, #3712]",
|
||||
"ldr q5, [x28, #3744]",
|
||||
"eor v4.16b, v4.16b, v5.16b",
|
||||
"ldur s5, [x5, #-4]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -11029,7 +11029,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v5.16b, v0.16b",
|
||||
"ldr q6, [x28, #3712]",
|
||||
"ldr q6, [x28, #3744]",
|
||||
"eor v5.16b, v5.16b, v6.16b",
|
||||
"ldr s6, [x5, #4]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -12175,7 +12175,7 @@
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v4.16b, v0.16b",
|
||||
"ldr w9, [x8, #48]",
|
||||
"ldr q5, [x28, #3712]",
|
||||
"ldr q5, [x28, #3744]",
|
||||
"eor v4.16b, v4.16b, v5.16b",
|
||||
"ldr s5, [x9, #12]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -12303,7 +12303,7 @@
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v5.16b, v0.16b",
|
||||
"ldr w9, [x8, #48]",
|
||||
"ldr q6, [x28, #3712]",
|
||||
"ldr q6, [x28, #3744]",
|
||||
"eor v5.16b, v5.16b, v6.16b",
|
||||
"ldr s6, [x9, #4]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -14022,7 +14022,7 @@
|
||||
"add w22, w20, #0x7 (7)",
|
||||
"and w22, w22, #0x7",
|
||||
"add x23, x28, x22, lsl #4",
|
||||
"ldr q4, [x28, #3712]",
|
||||
"ldr q4, [x28, #3744]",
|
||||
"eor v3.16b, v3.16b, v4.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v3.16b",
|
||||
@@ -22327,7 +22327,7 @@
|
||||
"add w22, w22, #0x7 (7)",
|
||||
"and w22, w22, #0x7",
|
||||
"add x13, x28, x22, lsl #4",
|
||||
"ldr q6, [x28, #3712]",
|
||||
"ldr q6, [x28, #3744]",
|
||||
"eor v5.16b, v5.16b, v6.16b",
|
||||
"add w14, w4, w10, lsl #2",
|
||||
"ldur s6, [x14, #-4]",
|
||||
@@ -22928,7 +22928,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v5.16b, v0.16b",
|
||||
"ldr q6, [x28, #3712]",
|
||||
"ldr q6, [x28, #3744]",
|
||||
"eor v5.16b, v5.16b, v6.16b",
|
||||
"add w15, w4, w10, lsl #2",
|
||||
"ldr s6, [x15, #4]",
|
||||
@@ -23398,7 +23398,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v6.16b, v0.16b",
|
||||
"ldr q7, [x28, #3712]",
|
||||
"ldr q7, [x28, #3744]",
|
||||
"eor v6.16b, v6.16b, v7.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v5.16b",
|
||||
@@ -23486,7 +23486,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v5.16b, v0.16b",
|
||||
"ldr q6, [x28, #3712]",
|
||||
"ldr q6, [x28, #3744]",
|
||||
"eor v5.16b, v5.16b, v6.16b",
|
||||
"add w15, w4, w10, lsl #2",
|
||||
"ldr s6, [x15, #12]",
|
||||
@@ -25587,7 +25587,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v6.16b, v0.16b",
|
||||
"ldr q7, [x28, #3712]",
|
||||
"ldr q7, [x28, #3744]",
|
||||
"eor v6.16b, v6.16b, v7.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v5.16b",
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"CSSC",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"fadd dword [rax]": {
|
||||
@@ -2554,7 +2554,7 @@
|
||||
"ldrb w20, [x28, #1051]",
|
||||
"add x20, x28, x20, lsl #4",
|
||||
"ldr q2, [x20, #1056]",
|
||||
"ldr q3, [x28, #3712]",
|
||||
"ldr q3, [x28, #3744]",
|
||||
"eor v2.16b, v2.16b, v3.16b",
|
||||
"str q2, [x20, #1056]"
|
||||
]
|
||||
@@ -2568,7 +2568,7 @@
|
||||
"ldrb w20, [x28, #1051]",
|
||||
"add x20, x28, x20, lsl #4",
|
||||
"ldr q2, [x20, #1056]",
|
||||
"ldr q3, [x28, #3712]",
|
||||
"ldr q3, [x28, #3744]",
|
||||
"bic v2.16b, v2.16b, v3.16b",
|
||||
"str q2, [x20, #1056]"
|
||||
]
|
||||
@@ -2636,7 +2636,7 @@
|
||||
"0xd9 11b 0xe8 /5"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3488]",
|
||||
"ldr q2, [x28, #3520]",
|
||||
"ldrb w20, [x28, #1051]",
|
||||
"add w20, w20, #0x7 (7)",
|
||||
"and w20, w20, #0x7",
|
||||
@@ -2656,7 +2656,7 @@
|
||||
"0xd9 11b 0xe9 /5"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3504]",
|
||||
"ldr q2, [x28, #3536]",
|
||||
"ldrb w20, [x28, #1051]",
|
||||
"add w20, w20, #0x7 (7)",
|
||||
"and w20, w20, #0x7",
|
||||
@@ -2676,7 +2676,7 @@
|
||||
"0xd9 11b 0xea /5"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3520]",
|
||||
"ldr q2, [x28, #3552]",
|
||||
"ldrb w20, [x28, #1051]",
|
||||
"add w20, w20, #0x7 (7)",
|
||||
"and w20, w20, #0x7",
|
||||
@@ -2696,7 +2696,7 @@
|
||||
"0xd9 11b 0xeb /5"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3536]",
|
||||
"ldr q2, [x28, #3568]",
|
||||
"ldrb w20, [x28, #1051]",
|
||||
"add w20, w20, #0x7 (7)",
|
||||
"and w20, w20, #0x7",
|
||||
@@ -2716,7 +2716,7 @@
|
||||
"0xd9 11b 0xec /5"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3552]",
|
||||
"ldr q2, [x28, #3584]",
|
||||
"ldrb w20, [x28, #1051]",
|
||||
"add w20, w20, #0x7 (7)",
|
||||
"and w20, w20, #0x7",
|
||||
@@ -2736,7 +2736,7 @@
|
||||
"0xd9 11b 0xed /5"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3568]",
|
||||
"ldr q2, [x28, #3600]",
|
||||
"ldrb w20, [x28, #1051]",
|
||||
"add w20, w20, #0x7 (7)",
|
||||
"and w20, w20, #0x7",
|
||||
@@ -2835,7 +2835,7 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"ldr q3, [x28, #3488]",
|
||||
"ldr q3, [x28, #3520]",
|
||||
"add w20, w20, #0x7 (7)",
|
||||
"and w20, w20, #0x7",
|
||||
"strb wzr, [x28, #1050]",
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"Block1": {
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"Block1": {
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"Block1": {
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"Block1": {
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"fadd dword [rax]": {
|
||||
@@ -2201,7 +2201,7 @@
|
||||
"add x20, x28, x20, lsl #4",
|
||||
"ldr d2, [x20, #1056]",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #3080]",
|
||||
"ldr x0, [x28, #3088]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2224,7 +2224,7 @@
|
||||
"ldr d3, [x23, #1056]",
|
||||
"fmov d0, d3",
|
||||
"fmov d1, d2",
|
||||
"ldr x0, [x28, #3104]",
|
||||
"ldr x0, [x28, #3112]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2248,7 +2248,7 @@
|
||||
"add x21, x28, x20, lsl #4",
|
||||
"ldr d2, [x21, #1056]",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #3072]",
|
||||
"ldr x0, [x28, #3080]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2284,7 +2284,7 @@
|
||||
"ldr d3, [x22, #1056]",
|
||||
"fmov d0, d3",
|
||||
"fmov d1, d2",
|
||||
"ldr x0, [x28, #3096]",
|
||||
"ldr x0, [x28, #3104]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2361,7 +2361,7 @@
|
||||
"ldr d3, [x20, #1056]",
|
||||
"fmov d0, d3",
|
||||
"fmov d1, d2",
|
||||
"ldr x0, [x28, #3128]",
|
||||
"ldr x0, [x28, #3136]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2411,7 +2411,7 @@
|
||||
"ldr d3, [x20, #1056]",
|
||||
"fmov d0, d3",
|
||||
"fmov d1, d2",
|
||||
"ldr x0, [x28, #3120]",
|
||||
"ldr x0, [x28, #3128]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2435,7 +2435,7 @@
|
||||
"ldr d3, [x23, #1056]",
|
||||
"fmov d0, d3",
|
||||
"fmov d1, d2",
|
||||
"ldr x0, [x28, #3112]",
|
||||
"ldr x0, [x28, #3120]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2472,13 +2472,13 @@
|
||||
"add x21, x28, x20, lsl #4",
|
||||
"ldr d2, [x21, #1056]",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #3056]",
|
||||
"ldr x0, [x28, #3064]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d3, d0",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #3064]",
|
||||
"ldr x0, [x28, #3072]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2525,7 +2525,7 @@
|
||||
"ldr d3, [x20, #1056]",
|
||||
"fmov d0, d3",
|
||||
"fmov d1, d2",
|
||||
"ldr x0, [x28, #3088]",
|
||||
"ldr x0, [x28, #3096]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2543,7 +2543,7 @@
|
||||
"add x20, x28, x20, lsl #4",
|
||||
"ldr d2, [x20, #1056]",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #3056]",
|
||||
"ldr x0, [x28, #3064]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2562,7 +2562,7 @@
|
||||
"add x20, x28, x20, lsl #4",
|
||||
"ldr d2, [x20, #1056]",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #3064]",
|
||||
"ldr x0, [x28, #3072]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"FLAGM2",
|
||||
"CRYPTO"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"pshufb mm0, mm1": {
|
||||
@@ -674,7 +674,7 @@
|
||||
"0x66 0x0f 0x38 0x41"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3136]",
|
||||
"ldr q2, [x28, #3152]",
|
||||
"zip1 v3.8h, v2.8h, v17.8h",
|
||||
"zip2 v2.8h, v2.8h, v17.8h",
|
||||
"umin v2.4s, v3.4s, v2.4s",
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"AFP",
|
||||
"CRYPTO"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Comment": [
|
||||
"SSE4.2 string instructions are skipped here.",
|
||||
@@ -328,7 +328,7 @@
|
||||
"0x66 0x0f 0x3a 0x0c"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3328]",
|
||||
"ldr q2, [x28, #3360]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
},
|
||||
@@ -338,7 +338,7 @@
|
||||
"0x66 0x0f 0x3a 0x0c"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3344]",
|
||||
"ldr q2, [x28, #3376]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
},
|
||||
@@ -357,7 +357,7 @@
|
||||
"0x66 0x0f 0x3a 0x0c"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3360]",
|
||||
"ldr q2, [x28, #3392]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
},
|
||||
@@ -377,7 +377,7 @@
|
||||
"0x66 0x0f 0x3a 0x0c"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3376]",
|
||||
"ldr q2, [x28, #3408]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
},
|
||||
@@ -396,7 +396,7 @@
|
||||
"0x66 0x0f 0x3a 0x0c"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3392]",
|
||||
"ldr q2, [x28, #3424]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
},
|
||||
@@ -406,7 +406,7 @@
|
||||
"0x66 0x0f 0x3a 0x0c"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3408]",
|
||||
"ldr q2, [x28, #3440]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
},
|
||||
@@ -475,7 +475,7 @@
|
||||
"0x66 0x0f 0x3a 0x0e"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2776]",
|
||||
"ldr x0, [x28, #2784]",
|
||||
"ldr q2, [x0, #3440]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"dpps xmm0, xmm1, 00000000b": {
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"rep movsb": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"FLAGM2",
|
||||
"MOPS"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"add bl, cl": {
|
||||
@@ -2473,7 +2473,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -2488,7 +2488,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -2503,7 +2503,7 @@
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"ldr x0, [x28, #3000]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Comment": [
|
||||
"Instructions in this table that are marked optimal don't have their flag calculation part of this assumption",
|
||||
@@ -2787,7 +2787,7 @@
|
||||
"mov x0, x5",
|
||||
"mov x1, x4",
|
||||
"mov x2, x6",
|
||||
"ldr x3, [x28, #3040]",
|
||||
"ldr x3, [x28, #3048]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x3",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2838,7 +2838,7 @@
|
||||
"mov x0, x5",
|
||||
"mov x1, x4",
|
||||
"mov x2, x6",
|
||||
"ldr x3, [x28, #3048]",
|
||||
"ldr x3, [x28, #3056]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x3",
|
||||
"ldr x30, [sp], #16",
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"FlagM",
|
||||
"FlagM2"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"push es": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"pfrcpv mm0, mm1": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"rsqrtps xmm0, xmm1": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"rsqrtss xmm0, xmm1": {
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"AFP"
|
||||
],
|
||||
"DisabledHostFeatures": [],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vrsqrtps xmm0, xmm1": {
|
||||
|
||||
@@ -6,7 +6,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {}
|
||||
}
|
||||
File diff suppressed because it is too large.
Load diff
@@ -12,7 +12,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Comment": [
|
||||
"MMX instructions are defined as optimal without SRA being used for these instructions.",
|
||||
@@ -652,7 +652,7 @@
|
||||
"Comment": "0x0f 0x50",
|
||||
"ExpectedArm64ASM": [
|
||||
"ushr v2.4s, v16.4s, #31",
|
||||
"ldr q3, [x28, #3296]",
|
||||
"ldr q3, [x28, #3328]",
|
||||
"ushl v2.4s, v2.4s, v3.4s",
|
||||
"addv s2, v2.4s",
|
||||
"mov w4, v2.s[0]"
|
||||
@@ -663,7 +663,7 @@
|
||||
"Comment": "0x0f 0x50",
|
||||
"ExpectedArm64ASM": [
|
||||
"ushr v2.4s, v16.4s, #31",
|
||||
"ldr q3, [x28, #3296]",
|
||||
"ldr q3, [x28, #3328]",
|
||||
"ushl v2.4s, v2.4s, v3.4s",
|
||||
"addv s2, v2.4s",
|
||||
"mov w4, v2.s[0]"
|
||||
@@ -3549,7 +3549,7 @@
|
||||
"ExpectedInstructionCount": 3,
|
||||
"Comment": "0x0f 0xc6",
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2760]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v16.16b, v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -3558,7 +3558,7 @@
|
||||
"ExpectedInstructionCount": 5,
|
||||
"Comment": "0x0f 0xc6",
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2760]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"mov v0.16b, v17.16b",
|
||||
"mov v1.16b, v16.16b",
|
||||
@@ -3570,7 +3570,7 @@
|
||||
"Comment": "0x0f 0xc6",
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x4]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2760]",
|
||||
"ldr q3, [x0, #16]",
|
||||
"mov v0.16b, v16.16b",
|
||||
"mov v1.16b, v2.16b",
|
||||
@@ -3698,7 +3698,7 @@
|
||||
"mov w20, #0xffff",
|
||||
"strb w20, [x28, #1202]",
|
||||
"ldr d2, [x28, #1056]",
|
||||
"ldr d3, [x28, #3424]",
|
||||
"ldr d3, [x28, #3456]",
|
||||
"cmlt v2.16b, v2.16b, #0",
|
||||
"and v2.8b, v2.8b, v3.8b",
|
||||
"addp v2.16b, v2.16b, v2.16b",
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"sgdt [rax]": {
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"xgetbv": {
|
||||
|
||||
@@ -7,7 +7,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"push fs": {
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"movupd xmm0, xmm0": {
|
||||
@@ -526,7 +526,7 @@
|
||||
"0x66 0x0f 0x70"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -540,7 +540,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x4]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q3, [x0, #16]",
|
||||
"tbl v16.16b, {v2.16b}, v3.16b"
|
||||
]
|
||||
@@ -678,7 +678,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x4]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q3, [x0, #2480]",
|
||||
"tbl v16.16b, {v2.16b}, v3.16b"
|
||||
]
|
||||
@@ -1260,7 +1260,7 @@
|
||||
"ExpectedInstructionCount": 3,
|
||||
"Comment": "0x66 0x0f 0xd0",
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3200]",
|
||||
"ldr q2, [x28, #3232]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"fadd v16.2d, v16.2d, v2.2d"
|
||||
]
|
||||
@@ -1316,7 +1316,7 @@
|
||||
"ExpectedInstructionCount": 7,
|
||||
"Comment": "0x66 0x0f 0xd7",
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3424]",
|
||||
"ldr q2, [x28, #3456]",
|
||||
"cmlt v3.16b, v16.16b, #0",
|
||||
"and v2.16b, v3.16b, v2.16b",
|
||||
"addp v2.16b, v2.16b, v2.16b",
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"addsubpd xmm0, xmm1": {
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"psrlw xmm0, xmm1": {
|
||||
|
||||
@@ -7,7 +7,7 @@
|
||||
"AFP"
|
||||
],
|
||||
"DisabledHostFeatures": [],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"pmulhuw xmm0, xmm1": {
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"FRINTTS",
|
||||
"CSSC"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"movss xmm0, xmm1": {
|
||||
@@ -119,7 +119,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"fcvtzs w20, s16",
|
||||
"mov w21, #0x80000000",
|
||||
"ldr s2, [x28, #3584]",
|
||||
"ldr s2, [x28, #3616]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s2, s16",
|
||||
"csel w4, w20, w21, gt",
|
||||
@@ -133,7 +133,7 @@
|
||||
"ldr s2, [x6]",
|
||||
"fcvtzs w20, s2",
|
||||
"mov w21, #0x80000000",
|
||||
"ldr s3, [x28, #3584]",
|
||||
"ldr s3, [x28, #3616]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s3, s2",
|
||||
"csel w4, w20, w21, gt",
|
||||
@@ -146,7 +146,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"fcvtzs x20, s16",
|
||||
"mov x21, #0x8000000000000000",
|
||||
"ldr s2, [x28, #3616]",
|
||||
"ldr s2, [x28, #3648]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s2, s16",
|
||||
"csel x4, x20, x21, gt",
|
||||
@@ -160,7 +160,7 @@
|
||||
"ldr s2, [x6]",
|
||||
"fcvtzs x20, s2",
|
||||
"mov x21, #0x8000000000000000",
|
||||
"ldr s3, [x28, #3616]",
|
||||
"ldr s3, [x28, #3648]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s3, s2",
|
||||
"csel x4, x20, x21, gt",
|
||||
@@ -174,7 +174,7 @@
|
||||
"frinti s2, s16",
|
||||
"fcvtzs w20, s2",
|
||||
"mov w21, #0x80000000",
|
||||
"ldr s3, [x28, #3584]",
|
||||
"ldr s3, [x28, #3616]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s3, s2",
|
||||
"csel w4, w20, w21, gt",
|
||||
@@ -189,7 +189,7 @@
|
||||
"frinti s2, s2",
|
||||
"fcvtzs w20, s2",
|
||||
"mov w21, #0x80000000",
|
||||
"ldr s3, [x28, #3584]",
|
||||
"ldr s3, [x28, #3616]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s3, s2",
|
||||
"csel w4, w20, w21, gt",
|
||||
@@ -203,7 +203,7 @@
|
||||
"frinti s2, s16",
|
||||
"fcvtzs x20, s2",
|
||||
"mov x21, #0x8000000000000000",
|
||||
"ldr s3, [x28, #3616]",
|
||||
"ldr s3, [x28, #3648]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s3, s2",
|
||||
"csel x4, x20, x21, gt",
|
||||
@@ -218,7 +218,7 @@
|
||||
"frinti s2, s2",
|
||||
"fcvtzs x20, s2",
|
||||
"mov x21, #0x8000000000000000",
|
||||
"ldr s3, [x28, #3616]",
|
||||
"ldr s3, [x28, #3648]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s3, s2",
|
||||
"csel x4, x20, x21, gt",
|
||||
@@ -297,8 +297,8 @@
|
||||
"ExpectedInstructionCount": 6,
|
||||
"Comment": "0xf3 0x0f 0x5b",
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3680]",
|
||||
"ldr q3, [x28, #3584]",
|
||||
"ldr q2, [x28, #3712]",
|
||||
"ldr q3, [x28, #3616]",
|
||||
"fcvtzs v4.4s, v17.4s",
|
||||
"fcmgt v3.4s, v3.4s, v17.4s",
|
||||
"mov v16.16b, v3.16b",
|
||||
@@ -398,7 +398,7 @@
|
||||
"0xf3 0x0f 0x70"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr q2, [x0, #1280]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -411,7 +411,7 @@
|
||||
"0xf3 0x0f 0x70"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"FCMA",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"movsd xmm0, xmm1": {
|
||||
@@ -291,7 +291,7 @@
|
||||
"0xf2 0x0f 0x70"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr q2, [x0, #1280]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -304,7 +304,7 @@
|
||||
"0xf2 0x0f 0x70"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -500,7 +500,7 @@
|
||||
"ExpectedInstructionCount": 3,
|
||||
"Comment": "0xf2 0x0f 0xd0",
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3168]",
|
||||
"ldr q2, [x28, #3200]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"fadd v16.4s, v16.4s, v2.4s"
|
||||
]
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"addsubps xmm0, xmm1": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"FCMA",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"cvtpd2dq xmm0, xmm1": {
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"cvttss2si eax, xmm0": {
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"movmskps eax, xmm0": {
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"FLAGM2",
|
||||
"FRINTTS"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vmovups xmm0, xmm0": {
|
||||
@@ -927,7 +927,7 @@
|
||||
"sqxtnb z2.b, z17.h",
|
||||
"uzp1 z2.b, z2.b, z2.b",
|
||||
"splice z2.b, p6, z2.b, z1.b",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2568]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -1022,7 +1022,7 @@
|
||||
"sqxtunb z2.b, z17.h",
|
||||
"uzp1 z2.b, z2.b, z2.b",
|
||||
"splice z2.b, p6, z2.b, z1.b",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2568]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -1042,7 +1042,7 @@
|
||||
"Map 1 0b01 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1053,7 +1053,7 @@
|
||||
"Map 1 0b01 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q2, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1064,7 +1064,7 @@
|
||||
"Map 1 0b01 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q2, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1100,7 +1100,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q3, [x0, #16]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -1117,7 +1117,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q3, [x0, #32]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -1134,7 +1134,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr q3, [x0, #48]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -1173,7 +1173,7 @@
|
||||
"Map 1 0b10 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1184,7 +1184,7 @@
|
||||
"Map 1 0b10 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr q2, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1195,7 +1195,7 @@
|
||||
"Map 1 0b10 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr q2, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1233,7 +1233,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr q3, [x0, #16]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -1250,7 +1250,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr q3, [x0, #32]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -1267,7 +1267,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr q3, [x0, #48]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -1306,7 +1306,7 @@
|
||||
"Map 1 0b11 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1317,7 +1317,7 @@
|
||||
"Map 1 0b11 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr q2, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1328,7 +1328,7 @@
|
||||
"Map 1 0b11 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr q2, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1366,7 +1366,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr q3, [x0, #16]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -1383,7 +1383,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr q3, [x0, #32]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -1400,7 +1400,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr q3, [x0, #48]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -2526,7 +2526,7 @@
|
||||
"Map 1 0b00 0xC6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2760]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v2.16b"
|
||||
]
|
||||
@@ -2537,7 +2537,7 @@
|
||||
"Map 1 0b00 0xC6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2760]",
|
||||
"ldr q2, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v2.16b"
|
||||
]
|
||||
@@ -2548,7 +2548,7 @@
|
||||
"Map 1 0b00 0xC6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2760]",
|
||||
"ldr q2, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v2.16b"
|
||||
]
|
||||
@@ -2603,7 +2603,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"mov z3.q, z18.q[1]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2760]",
|
||||
"ldr q4, [x0, #16]",
|
||||
"tbl v5.16b, {v17.16b, v18.16b}, v4.16b",
|
||||
"tbl v2.16b, {v2.16b, v3.16b}, v4.16b",
|
||||
@@ -2621,7 +2621,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"mov z3.q, z18.q[1]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2760]",
|
||||
"ldr q4, [x0, #32]",
|
||||
"tbl v5.16b, {v17.16b, v18.16b}, v4.16b",
|
||||
"tbl v2.16b, {v2.16b, v3.16b}, v4.16b",
|
||||
@@ -2639,7 +2639,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"mov z3.q, z18.q[1]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2760]",
|
||||
"ldr q4, [x0, #48]",
|
||||
"tbl v5.16b, {v17.16b, v18.16b}, v4.16b",
|
||||
"tbl v2.16b, {v2.16b, v3.16b}, v4.16b",
|
||||
@@ -3168,7 +3168,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"fcvtzs w20, s16",
|
||||
"mov w21, #0x80000000",
|
||||
"ldr s2, [x28, #3584]",
|
||||
"ldr s2, [x28, #3616]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s2, s16",
|
||||
"csel w4, w20, w21, gt",
|
||||
@@ -3183,7 +3183,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"fcvtzs x20, s16",
|
||||
"mov x21, #0x8000000000000000",
|
||||
"ldr s2, [x28, #3616]",
|
||||
"ldr s2, [x28, #3648]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s2, s16",
|
||||
"csel x4, x20, x21, gt",
|
||||
@@ -3198,7 +3198,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"fcvtzs w20, d16",
|
||||
"mov w21, #0x80000000",
|
||||
"ldr d2, [x28, #3632]",
|
||||
"ldr d2, [x28, #3664]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp d2, d16",
|
||||
"csel w4, w20, w21, gt",
|
||||
@@ -3213,7 +3213,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"fcvtzs x20, d16",
|
||||
"mov x21, #0x8000000000000000",
|
||||
"ldr d2, [x28, #3664]",
|
||||
"ldr d2, [x28, #3696]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp d2, d16",
|
||||
"csel x4, x20, x21, gt",
|
||||
@@ -3229,7 +3229,7 @@
|
||||
"frinti s2, s16",
|
||||
"fcvtzs w20, s2",
|
||||
"mov w21, #0x80000000",
|
||||
"ldr s3, [x28, #3584]",
|
||||
"ldr s3, [x28, #3616]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s3, s2",
|
||||
"csel w4, w20, w21, gt",
|
||||
@@ -3245,7 +3245,7 @@
|
||||
"frinti s2, s16",
|
||||
"fcvtzs x20, s2",
|
||||
"mov x21, #0x8000000000000000",
|
||||
"ldr s3, [x28, #3616]",
|
||||
"ldr s3, [x28, #3648]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s3, s2",
|
||||
"csel x4, x20, x21, gt",
|
||||
@@ -3261,7 +3261,7 @@
|
||||
"frinti d2, d16",
|
||||
"fcvtzs w20, d2",
|
||||
"mov w21, #0x80000000",
|
||||
"ldr d3, [x28, #3632]",
|
||||
"ldr d3, [x28, #3664]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp d3, d2",
|
||||
"csel w4, w20, w21, gt",
|
||||
@@ -3277,7 +3277,7 @@
|
||||
"frinti d2, d16",
|
||||
"fcvtzs x20, d2",
|
||||
"mov x21, #0x8000000000000000",
|
||||
"ldr d3, [x28, #3664]",
|
||||
"ldr d3, [x28, #3696]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp d3, d2",
|
||||
"csel x4, x20, x21, gt",
|
||||
@@ -3626,8 +3626,8 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"frinti v2.4s, v17.4s",
|
||||
"ldr q3, [x28, #3680]",
|
||||
"ldr q4, [x28, #3584]",
|
||||
"ldr q3, [x28, #3712]",
|
||||
"ldr q4, [x28, #3616]",
|
||||
"fcvtzs v5.4s, v2.4s",
|
||||
"fcmgt v2.4s, v4.4s, v2.4s",
|
||||
"mov v16.16b, v2.16b",
|
||||
@@ -3641,9 +3641,9 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"frinti z2.s, p7/m, z17.s",
|
||||
"ldr x0, [x28, #2672]",
|
||||
"ldr x0, [x28, #2680]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"ldr x0, [x28, #2624]",
|
||||
"ldr x0, [x28, #2632]",
|
||||
"ld1b {z4.b}, p7/z, [x0]",
|
||||
"fcvtzs z5.s, p7/m, z2.s",
|
||||
"fcmgt p0.s, p7/z, z4.s, z2.s",
|
||||
@@ -3661,8 +3661,8 @@
|
||||
"Map 1 0b10 0x5b 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3680]",
|
||||
"ldr q3, [x28, #3584]",
|
||||
"ldr q2, [x28, #3712]",
|
||||
"ldr q3, [x28, #3616]",
|
||||
"fcvtzs v4.4s, v17.4s",
|
||||
"fcmgt v3.4s, v3.4s, v17.4s",
|
||||
"mov v16.16b, v3.16b",
|
||||
@@ -3675,9 +3675,9 @@
|
||||
"Map 1 0b10 0x5b 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2672]",
|
||||
"ldr x0, [x28, #2680]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"ldr x0, [x28, #2624]",
|
||||
"ldr x0, [x28, #2632]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"fcvtzs z4.s, p7/m, z17.s",
|
||||
"fcmgt p0.s, p7/z, z3.s, z17.s",
|
||||
@@ -4090,7 +4090,7 @@
|
||||
"sqxtnb z2.h, z17.s",
|
||||
"uzp1 z2.h, z2.h, z2.h",
|
||||
"splice z2.h, p6, z2.h, z1.h",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2568]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -4214,7 +4214,7 @@
|
||||
"uzp1 z2.d, z0.d, z0.d",
|
||||
"uzp2 z1.d, z0.d, z0.d",
|
||||
"splice z2.d, p6, z2.d, z1.d",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2568]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -4239,7 +4239,7 @@
|
||||
"uzp1 z2.s, z0.s, z0.s",
|
||||
"uzp2 z1.s, z0.s, z0.s",
|
||||
"splice z2.d, p6, z2.d, z1.d",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2568]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -4264,7 +4264,7 @@
|
||||
"uzp1 z2.d, z17.d, z18.d",
|
||||
"uzp2 z3.d, z17.d, z18.d",
|
||||
"fsub z2.d, z2.d, z3.d",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2568]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -4289,7 +4289,7 @@
|
||||
"uzp1 z2.s, z17.s, z18.s",
|
||||
"uzp2 z3.s, z17.s, z18.s",
|
||||
"fsub z2.s, z2.s, z3.s",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2568]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -4356,7 +4356,7 @@
|
||||
"Map 1 0b01 0xd0 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3200]",
|
||||
"ldr q2, [x28, #3232]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"fadd v16.2d, v17.2d, v2.2d"
|
||||
]
|
||||
@@ -4367,7 +4367,7 @@
|
||||
"Map 1 0b01 0xd0 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2432]",
|
||||
"ldr x0, [x28, #2440]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z18.d, z2.d",
|
||||
"fadd z16.d, z17.d, z2.d"
|
||||
@@ -4379,7 +4379,7 @@
|
||||
"Map 1 0b11 0xd0 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3168]",
|
||||
"ldr q2, [x28, #3200]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"fadd v16.4s, v17.4s, v2.4s"
|
||||
]
|
||||
@@ -4390,7 +4390,7 @@
|
||||
"Map 1 0b11 0xd0 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2416]",
|
||||
"ldr x0, [x28, #2424]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z18.d, z2.d",
|
||||
"fadd z16.s, z17.s, z2.s"
|
||||
@@ -4514,7 +4514,7 @@
|
||||
"Map 1 0b01 0xd7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3424]",
|
||||
"ldr q2, [x28, #3456]",
|
||||
"cmlt v3.16b, v16.16b, #0",
|
||||
"and v2.16b, v3.16b, v2.16b",
|
||||
"addp v2.16b, v2.16b, v2.16b",
|
||||
@@ -4529,7 +4529,7 @@
|
||||
"Map 1 0b01 0xd7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2544]",
|
||||
"ldr x0, [x28, #2552]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"mrs x0, nzcv",
|
||||
"mov z0.d, #0",
|
||||
@@ -4903,8 +4903,8 @@
|
||||
"Map 1 0b01 0xe6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr d2, [x28, #3680]",
|
||||
"ldr q3, [x28, #3632]",
|
||||
"ldr d2, [x28, #3712]",
|
||||
"ldr q3, [x28, #3664]",
|
||||
"fcvtzs z4.s, p6/m, z17.d",
|
||||
"uzp1 z4.s, z4.s, z4.s",
|
||||
"mov v4.8b, v4.8b",
|
||||
@@ -4920,8 +4920,8 @@
|
||||
"Map 1 0b01 0xe6 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3680]",
|
||||
"ldr x0, [x28, #2648]",
|
||||
"ldr q2, [x28, #3712]",
|
||||
"ldr x0, [x28, #2656]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"fcvtzs z4.s, p7/m, z17.d",
|
||||
"uzp1 z4.s, z4.s, z4.s",
|
||||
@@ -4964,8 +4964,8 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"frinti v2.2d, v17.2d",
|
||||
"ldr d3, [x28, #3680]",
|
||||
"ldr q4, [x28, #3632]",
|
||||
"ldr d3, [x28, #3712]",
|
||||
"ldr q4, [x28, #3664]",
|
||||
"fcvtzs z5.s, p6/m, z2.d",
|
||||
"uzp1 z5.s, z5.s, z5.s",
|
||||
"mov v5.8b, v5.8b",
|
||||
@@ -4982,8 +4982,8 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"frinti z2.d, p7/m, z17.d",
|
||||
"ldr q3, [x28, #3680]",
|
||||
"ldr x0, [x28, #2648]",
|
||||
"ldr q3, [x28, #3712]",
|
||||
"ldr x0, [x28, #2656]",
|
||||
"ld1b {z4.b}, p7/z, [x0]",
|
||||
"fcvtzs z5.s, p7/m, z2.d",
|
||||
"uzp1 z5.s, z5.s, z5.s",
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"FCMA"
|
||||
],
|
||||
"DisabledHostFeatures": [],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vaddsubpd xmm0, xmm1, xmm2": {
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vcvttss2si eax, xmm0": {
|
||||
@@ -113,9 +113,9 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"frinti z2.s, p7/m, z17.s",
|
||||
"ldr x0, [x28, #2672]",
|
||||
"ldr x0, [x28, #2680]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"ldr x0, [x28, #2624]",
|
||||
"ldr x0, [x28, #2632]",
|
||||
"ld1b {z4.b}, p7/z, [x0]",
|
||||
"fcvtzs z5.s, p7/m, z2.s",
|
||||
"fcmgt p0.s, p7/z, z4.s, z2.s",
|
||||
@@ -143,9 +143,9 @@
|
||||
"Map 1 0b10 0x5b 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2672]",
|
||||
"ldr x0, [x28, #2680]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"ldr x0, [x28, #2624]",
|
||||
"ldr x0, [x28, #2632]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"fcvtzs z4.s, p7/m, z17.s",
|
||||
"fcmgt p0.s, p7/z, z3.s, z17.s",
|
||||
@@ -174,8 +174,8 @@
|
||||
"Map 1 0b01 0xe6 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3680]",
|
||||
"ldr x0, [x28, #2648]",
|
||||
"ldr q2, [x28, #3712]",
|
||||
"ldr x0, [x28, #2656]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"fcvtzs z4.s, p7/m, z17.d",
|
||||
"uzp1 z4.s, z4.s, z4.s",
|
||||
@@ -209,8 +209,8 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"frinti z2.d, p7/m, z17.d",
|
||||
"ldr q3, [x28, #3680]",
|
||||
"ldr x0, [x28, #2648]",
|
||||
"ldr q3, [x28, #3712]",
|
||||
"ldr x0, [x28, #2656]",
|
||||
"ld1b {z4.b}, p7/z, [x0]",
|
||||
"fcvtzs z5.s, p7/m, z2.d",
|
||||
"uzp1 z5.s, z5.s, z5.s",
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"I8MM",
|
||||
"DOTPROD"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vpshufb xmm0, xmm1, xmm2": {
|
||||
@@ -64,7 +64,7 @@
|
||||
"uzp2 z1.h, z0.h, z0.h",
|
||||
"uzp1 z2.h, z0.h, z0.h",
|
||||
"splice z2.d, p6, z2.d, z1.d",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2568]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -89,7 +89,7 @@
|
||||
"uzp2 z1.s, z0.s, z0.s",
|
||||
"uzp1 z2.s, z0.s, z0.s",
|
||||
"splice z2.d, p6, z2.d, z1.d",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2568]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -114,7 +114,7 @@
|
||||
"uzp1 z2.h, z17.h, z18.h",
|
||||
"uzp2 z3.h, z17.h, z18.h",
|
||||
"sqadd z2.h, z2.h, z3.h",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2568]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -173,7 +173,7 @@
|
||||
"uzp1 z2.h, z17.h, z18.h",
|
||||
"uzp2 z3.h, z17.h, z18.h",
|
||||
"sub z2.h, z2.h, z3.h",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2568]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -198,7 +198,7 @@
|
||||
"uzp1 z2.s, z17.s, z18.s",
|
||||
"uzp2 z3.s, z17.s, z18.s",
|
||||
"sub z2.s, z2.s, z3.s",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2568]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -223,7 +223,7 @@
|
||||
"uzp1 z2.h, z17.h, z18.h",
|
||||
"uzp2 z3.h, z17.h, z18.h",
|
||||
"sqsub z2.h, z2.h, z3.h",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2568]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -917,7 +917,7 @@
|
||||
"sqxtunb z2.h, z17.s",
|
||||
"uzp1 z2.h, z2.h, z2.h",
|
||||
"splice z2.h, p6, z2.h, z1.h",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2568]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -1511,7 +1511,7 @@
|
||||
"Map 2 0b01 0x41 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3136]",
|
||||
"ldr q2, [x28, #3152]",
|
||||
"zip1 v3.8h, v2.8h, v17.8h",
|
||||
"zip2 v2.8h, v2.8h, v17.8h",
|
||||
"umin v2.4s, v3.4s, v2.4s",
|
||||
@@ -3757,7 +3757,7 @@
|
||||
"Map 2 0b01 0x96 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3168]",
|
||||
"ldr q2, [x28, #3200]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"fmla v2.4s, v16.4s, v18.4s",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -3769,7 +3769,7 @@
|
||||
"Map 2 0b01 0x96 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2416]",
|
||||
"ldr x0, [x28, #2424]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z17.d, z2.d",
|
||||
"mov z0.d, z2.d",
|
||||
@@ -3783,7 +3783,7 @@
|
||||
"Map 2 0b01 0x96 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3200]",
|
||||
"ldr q2, [x28, #3232]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"fmla v2.2d, v16.2d, v18.2d",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -3795,7 +3795,7 @@
|
||||
"Map 2 0b01 0x96 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2432]",
|
||||
"ldr x0, [x28, #2440]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z17.d, z2.d",
|
||||
"mov z0.d, z2.d",
|
||||
@@ -3809,7 +3809,7 @@
|
||||
"Map 2 0b01 0x97 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3232]",
|
||||
"ldr q2, [x28, #3264]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"fmla v2.4s, v16.4s, v18.4s",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -3821,7 +3821,7 @@
|
||||
"Map 2 0b01 0x97 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2448]",
|
||||
"ldr x0, [x28, #2456]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z17.d, z2.d",
|
||||
"mov z0.d, z2.d",
|
||||
@@ -3835,7 +3835,7 @@
|
||||
"Map 2 0b01 0x97 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3264]",
|
||||
"ldr q2, [x28, #3296]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"fmla v2.2d, v16.2d, v18.2d",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -3847,7 +3847,7 @@
|
||||
"Map 2 0b01 0x97 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2464]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z17.d, z2.d",
|
||||
"mov z0.d, z2.d",
|
||||
@@ -4709,7 +4709,7 @@
|
||||
"Map 2 0b01 0xa6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3168]",
|
||||
"ldr q2, [x28, #3200]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"fmla v2.4s, v17.4s, v16.4s",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -4721,7 +4721,7 @@
|
||||
"Map 2 0b01 0xa6 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2416]",
|
||||
"ldr x0, [x28, #2424]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z18.d, z2.d",
|
||||
"mov z0.d, z2.d",
|
||||
@@ -4735,7 +4735,7 @@
|
||||
"Map 2 0b01 0xa6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3200]",
|
||||
"ldr q2, [x28, #3232]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"fmla v2.2d, v17.2d, v16.2d",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -4747,7 +4747,7 @@
|
||||
"Map 2 0b01 0xa6 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2432]",
|
||||
"ldr x0, [x28, #2440]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z18.d, z2.d",
|
||||
"mov z0.d, z2.d",
|
||||
@@ -4761,7 +4761,7 @@
|
||||
"Map 2 0b01 0xa7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3232]",
|
||||
"ldr q2, [x28, #3264]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"fmla v2.4s, v17.4s, v16.4s",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -4773,7 +4773,7 @@
|
||||
"Map 2 0b01 0xa7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2448]",
|
||||
"ldr x0, [x28, #2456]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z18.d, z2.d",
|
||||
"mov z0.d, z2.d",
|
||||
@@ -4787,7 +4787,7 @@
|
||||
"Map 2 0b01 0xa7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3264]",
|
||||
"ldr q2, [x28, #3296]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"fmla v2.2d, v17.2d, v16.2d",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -4799,7 +4799,7 @@
|
||||
"Map 2 0b01 0xa7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2464]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z18.d, z2.d",
|
||||
"mov z0.d, z2.d",
|
||||
@@ -4813,7 +4813,7 @@
|
||||
"Map 2 0b01 0xb6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3168]",
|
||||
"ldr q2, [x28, #3200]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"fmla v2.4s, v17.4s, v18.4s",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -4825,7 +4825,7 @@
|
||||
"Map 2 0b01 0xb6 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2416]",
|
||||
"ldr x0, [x28, #2424]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z16.d, z2.d",
|
||||
"mov z16.d, z2.d",
|
||||
@@ -4838,7 +4838,7 @@
|
||||
"Map 2 0b01 0xb6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3200]",
|
||||
"ldr q2, [x28, #3232]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"fmla v2.2d, v17.2d, v18.2d",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -4850,7 +4850,7 @@
|
||||
"Map 2 0b01 0xb6 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2432]",
|
||||
"ldr x0, [x28, #2440]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z16.d, z2.d",
|
||||
"mov z16.d, z2.d",
|
||||
@@ -4863,7 +4863,7 @@
|
||||
"Map 2 0b01 0xb7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3232]",
|
||||
"ldr q2, [x28, #3264]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"fmla v2.4s, v17.4s, v18.4s",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -4875,7 +4875,7 @@
|
||||
"Map 2 0b01 0xb7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2448]",
|
||||
"ldr x0, [x28, #2456]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z16.d, z2.d",
|
||||
"mov z16.d, z2.d",
|
||||
@@ -4888,7 +4888,7 @@
|
||||
"Map 2 0b01 0xb7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3264]",
|
||||
"ldr q2, [x28, #3296]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"fmla v2.2d, v17.2d, v18.2d",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -4900,7 +4900,7 @@
|
||||
"Map 2 0b01 0xb7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2464]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z16.d, z2.d",
|
||||
"mov z16.d, z2.d",
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"SVEBITPERM",
|
||||
"I8MM"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vpdpbusd xmm0, xmm1, xmm2": {
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"FLAGM2",
|
||||
"SVEBITPERM"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"vpdpbusd xmm0, xmm1, xmm2": {
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 27
|
||||
"BinaryCacheVersion": 28
|
||||
},
|
||||
"Instructions": {
|
||||
"pext eax, ebx, ecx": {
|
||||
|
||||
Loaded 100 of 107 files, more files were not shown because too many files have changed in this diff.
Show more
Reference in new issue
Block a user