mirror of
https://github.com/FEX-Emu/FEX.git
synced 2026-10-06 15:00:17 +02:00
instcountci: Revert Fix quiet and signalling nan propagation
This commit is contained in:
Paulo Matos committed
1 parent
cf6472df90
commit
eb1689e79f
7 files changed
+79
-6756
No files matched your search
@@ -204,7 +204,7 @@ private:
|
||||
case OpSize::i32Bit:
|
||||
case OpSize::i64Bit: {
|
||||
StackNode = IREmit->_F80CVT(Op->StoreSize, StackNode);
|
||||
IREmit->_StoreMem(FPRClass, Op->StoreSize, StackNode, AddrNode, Offset, Align, OffsetType, OffsetScale);
|
||||
IREmit->_StoreMemFPR(Op->StoreSize, StackNode, AddrNode, Offset, Align, OffsetType, OffsetScale);
|
||||
break;
|
||||
}
|
||||
|
||||
|
||||
File diff suppressed because it is too large.
Load diff
@@ -14,7 +14,7 @@
|
||||
"Instructions": {
|
||||
"Block1": {
|
||||
"x86InstructionCount": 70,
|
||||
"ExpectedInstructionCount": 432,
|
||||
"ExpectedInstructionCount": 412,
|
||||
"x86Insts": [
|
||||
"sub esp,0x2c",
|
||||
"mov ecx,dword [esp + 0x34]",
|
||||
@@ -88,7 +88,7 @@
|
||||
"fucomi st0,st1"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"sub w20, w8, #0x2c (44)",
|
||||
"subs w20, w8, #0x2c (44)",
|
||||
"mov x27, x8",
|
||||
"mov x8, x20",
|
||||
"ldr w7, [x8, #52]",
|
||||
@@ -149,11 +149,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s7, s0",
|
||||
"mov x20, v7.d[0]",
|
||||
"fcmp d7, d7",
|
||||
"orr x20, x20, #0x8000000000000",
|
||||
"fmov d8, x20",
|
||||
"fcsel d7, d8, d7, vs",
|
||||
"str s7, [x8, #16]",
|
||||
"ldr s7, [x7, #8]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -186,11 +181,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s9, s0",
|
||||
"mov x20, v9.d[0]",
|
||||
"fcmp d9, d9",
|
||||
"orr x20, x20, #0x8000000000000",
|
||||
"fmov d10, x20",
|
||||
"fcsel d9, d10, d9, vs",
|
||||
"str s9, [x8, #20]",
|
||||
"ldr s9, [x4]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -216,11 +206,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s2, s0",
|
||||
"mov x20, v2.d[0]",
|
||||
"fcmp d2, d2",
|
||||
"orr x20, x20, #0x8000000000000",
|
||||
"fmov d10, x20",
|
||||
"fcsel d2, d10, d2, vs",
|
||||
"str s2, [x8, #24]",
|
||||
"ldr s2, [x4, #4]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -246,11 +231,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s5, s0",
|
||||
"mov x20, v5.d[0]",
|
||||
"fcmp d5, d5",
|
||||
"orr x20, x20, #0x8000000000000",
|
||||
"fmov d10, x20",
|
||||
"fcsel d5, d10, d5, vs",
|
||||
"str s5, [x8, #28]",
|
||||
"ldr s5, [x4, #8]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -782,7 +762,7 @@
|
||||
},
|
||||
"Block3": {
|
||||
"x86InstructionCount": 32,
|
||||
"ExpectedInstructionCount": 236,
|
||||
"ExpectedInstructionCount": 231,
|
||||
"x86Insts": [
|
||||
"fld dword [ecx]",
|
||||
"fld dword [edx + 0x4]",
|
||||
@@ -1042,11 +1022,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s4, s0",
|
||||
"mov x23, v4.d[0]",
|
||||
"fcmp d4, d4",
|
||||
"orr x23, x23, #0x8000000000000",
|
||||
"fmov d5, x23",
|
||||
"fcsel d4, d5, d4, vs",
|
||||
"str s4, [x10]",
|
||||
"add w21, w21, #0x1 (1)",
|
||||
"and w21, w21, #0x7",
|
||||
@@ -1058,7 +1033,7 @@
|
||||
},
|
||||
"Block4": {
|
||||
"x86InstructionCount": 54,
|
||||
"ExpectedInstructionCount": 85,
|
||||
"ExpectedInstructionCount": 75,
|
||||
"x86Insts": [
|
||||
"push ebp",
|
||||
"push edi",
|
||||
@@ -1118,7 +1093,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"stp w11, w9, [x8, #-8]!",
|
||||
"stp w6, w10, [x8, #-8]!",
|
||||
"sub w26, w8, #0x4c (76)",
|
||||
"subs w26, w8, #0x4c (76)",
|
||||
"mov x27, x8",
|
||||
"mov x8, x26",
|
||||
"ldr w4, [x8, #104]",
|
||||
@@ -1163,11 +1138,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s2, s0",
|
||||
"mov x20, v2.d[0]",
|
||||
"fcmp d2, d2",
|
||||
"orr x20, x20, #0x8000000000000",
|
||||
"fmov d3, x20",
|
||||
"fcsel d2, d3, d2, vs",
|
||||
"str s2, [x8, #44]",
|
||||
"ldr s2, [x8, #44]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -1184,11 +1154,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d2, d0",
|
||||
"mov x20, v2.d[0]",
|
||||
"fcmp d2, d2",
|
||||
"orr x20, x20, #0x8000000000000",
|
||||
"fmov d3, x20",
|
||||
"fcsel d2, d3, d2, vs",
|
||||
"str d2, [x8]",
|
||||
"mov w20, #0x44",
|
||||
"movk w20, #0x1, lsl #16",
|
||||
@@ -1205,7 +1170,7 @@
|
||||
},
|
||||
"Block5": {
|
||||
"x86InstructionCount": 49,
|
||||
"ExpectedInstructionCount": 325,
|
||||
"ExpectedInstructionCount": 300,
|
||||
"x86Insts": [
|
||||
"fld dword [esp + 0x80]",
|
||||
"fsub dword [esp + 0x7c]",
|
||||
@@ -1293,11 +1258,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s3, s0",
|
||||
"mov x20, v3.d[0]",
|
||||
"fcmp d3, d3",
|
||||
"orr x20, x20, #0x8000000000000",
|
||||
"fmov d4, x20",
|
||||
"fcsel d3, d4, d3, vs",
|
||||
"str s3, [x8, #52]",
|
||||
"ldr s3, [x8, #36]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -1339,11 +1299,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s2, s0",
|
||||
"mov x20, v2.d[0]",
|
||||
"fcmp d2, d2",
|
||||
"orr x20, x20, #0x8000000000000",
|
||||
"fmov d4, x20",
|
||||
"fcsel d2, d4, d2, vs",
|
||||
"str s2, [x8, #44]",
|
||||
"ldr s2, [x4]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -1401,11 +1356,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s2, s0",
|
||||
"mov x20, v2.d[0]",
|
||||
"fcmp d2, d2",
|
||||
"orr x20, x20, #0x8000000000000",
|
||||
"fmov d4, x20",
|
||||
"fcsel d2, d4, d2, vs",
|
||||
"str s2, [x8, #68]",
|
||||
"ldr s2, [x4, #4]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -1462,11 +1412,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s2, s0",
|
||||
"mov x20, v2.d[0]",
|
||||
"fcmp d2, d2",
|
||||
"orr x20, x20, #0x8000000000000",
|
||||
"fmov d4, x20",
|
||||
"fcsel d2, d4, d2, vs",
|
||||
"str s2, [x8, #72]",
|
||||
"ldr s2, [x4, #8]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -1529,11 +1474,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s2, s0",
|
||||
"mov x20, v2.d[0]",
|
||||
"fcmp d2, d2",
|
||||
"orr x20, x20, #0x8000000000000",
|
||||
"fmov d3, x20",
|
||||
"fcsel d2, d3, d2, vs",
|
||||
"str s2, [x8, #76]",
|
||||
"movi v2.2d, #0x0",
|
||||
"ldr s3, [x8, #40]",
|
||||
@@ -1928,7 +1868,7 @@
|
||||
},
|
||||
"Block7": {
|
||||
"x86InstructionCount": 25,
|
||||
"ExpectedInstructionCount": 249,
|
||||
"ExpectedInstructionCount": 244,
|
||||
"x86Insts": [
|
||||
"fld dword [ebx + 0x4]",
|
||||
"fld dword [ebx]",
|
||||
@@ -2191,11 +2131,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s3, s0",
|
||||
"mov x22, v3.d[0]",
|
||||
"fcmp d3, d3",
|
||||
"orr x22, x22, #0x8000000000000",
|
||||
"fmov d4, x22",
|
||||
"fcsel d3, d4, d3, vs",
|
||||
"str s3, [x11]",
|
||||
"strb w21, [x28, #1019]",
|
||||
"str q2, [x20, #1040]",
|
||||
@@ -2210,7 +2145,7 @@
|
||||
},
|
||||
"Block8": {
|
||||
"x86InstructionCount": 25,
|
||||
"ExpectedInstructionCount": 92,
|
||||
"ExpectedInstructionCount": 72,
|
||||
"x86Insts": [
|
||||
"fstp st0",
|
||||
"fstp st3",
|
||||
@@ -2269,11 +2204,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s5, s0",
|
||||
"mov x12, v5.d[0]",
|
||||
"fcmp d5, d5",
|
||||
"orr x12, x12, #0x8000000000000",
|
||||
"fmov d6, x12",
|
||||
"fcsel d5, d6, d5, vs",
|
||||
"str s5, [x8, #56]",
|
||||
"strb wzr, [x28, #1017]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -2283,11 +2213,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s5, s0",
|
||||
"mov x12, v5.d[0]",
|
||||
"fcmp d5, d5",
|
||||
"orr x12, x12, #0x8000000000000",
|
||||
"fmov d6, x12",
|
||||
"fcsel d5, d6, d5, vs",
|
||||
"str s5, [x8, #44]",
|
||||
"add w20, w20, #0x1 (1)",
|
||||
"and w20, w20, #0x7",
|
||||
@@ -2301,11 +2226,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s6, s0",
|
||||
"mov x13, v6.d[0]",
|
||||
"fcmp d6, d6",
|
||||
"orr x13, x13, #0x8000000000000",
|
||||
"fmov d7, x13",
|
||||
"fcsel d6, d7, d6, vs",
|
||||
"str s6, [x8, #40]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -2314,11 +2234,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d6, d0",
|
||||
"mov x13, v6.d[0]",
|
||||
"fcmp d6, d6",
|
||||
"orr x13, x13, #0x8000000000000",
|
||||
"fmov d7, x13",
|
||||
"fcsel d6, d7, d6, vs",
|
||||
"str d6, [x8]",
|
||||
"add w20, w20, #0x1 (1)",
|
||||
"and w20, w20, #0x7",
|
||||
@@ -2335,7 +2250,7 @@
|
||||
},
|
||||
"Block9": {
|
||||
"x86InstructionCount": 25,
|
||||
"ExpectedInstructionCount": 92,
|
||||
"ExpectedInstructionCount": 72,
|
||||
"x86Insts": [
|
||||
"fstp st0",
|
||||
"fstp st3",
|
||||
@@ -2394,11 +2309,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s5, s0",
|
||||
"mov x12, v5.d[0]",
|
||||
"fcmp d5, d5",
|
||||
"orr x12, x12, #0x8000000000000",
|
||||
"fmov d6, x12",
|
||||
"fcsel d5, d6, d5, vs",
|
||||
"str s5, [x8, #56]",
|
||||
"strb wzr, [x28, #1017]",
|
||||
"str x30, [sp, #-16]!",
|
||||
@@ -2408,11 +2318,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s5, s0",
|
||||
"mov x12, v5.d[0]",
|
||||
"fcmp d5, d5",
|
||||
"orr x12, x12, #0x8000000000000",
|
||||
"fmov d6, x12",
|
||||
"fcsel d5, d6, d5, vs",
|
||||
"str s5, [x8, #44]",
|
||||
"add w20, w20, #0x1 (1)",
|
||||
"and w20, w20, #0x7",
|
||||
@@ -2426,11 +2331,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s6, s0",
|
||||
"mov x13, v6.d[0]",
|
||||
"fcmp d6, d6",
|
||||
"orr x13, x13, #0x8000000000000",
|
||||
"fmov d7, x13",
|
||||
"fcsel d6, d7, d6, vs",
|
||||
"str s6, [x8, #40]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
@@ -2439,11 +2339,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d6, d0",
|
||||
"mov x13, v6.d[0]",
|
||||
"fcmp d6, d6",
|
||||
"orr x13, x13, #0x8000000000000",
|
||||
"fmov d7, x13",
|
||||
"fcsel d6, d7, d6, vs",
|
||||
"str d6, [x8]",
|
||||
"add w20, w20, #0x1 (1)",
|
||||
"and w20, w20, #0x7",
|
||||
|
||||
File diff suppressed because it is too large.
Load diff
File diff suppressed because it is too large.
Load diff
@@ -2001,7 +2001,7 @@
|
||||
]
|
||||
},
|
||||
"fst dword [rax]": {
|
||||
"ExpectedInstructionCount": 16,
|
||||
"ExpectedInstructionCount": 11,
|
||||
"Comment": [
|
||||
"0xd9 !11b /2"
|
||||
],
|
||||
@@ -2016,16 +2016,11 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s2, s0",
|
||||
"mov x20, v2.d[0]",
|
||||
"fcmp d2, d2",
|
||||
"orr x20, x20, #0x8000000000000",
|
||||
"fmov d3, x20",
|
||||
"fcsel d2, d3, d2, vs",
|
||||
"str s2, [x4]"
|
||||
]
|
||||
},
|
||||
"fstp dword [rax]": {
|
||||
"ExpectedInstructionCount": 24,
|
||||
"ExpectedInstructionCount": 19,
|
||||
"Comment": [
|
||||
"0xd9 !11b /3"
|
||||
],
|
||||
@@ -2040,11 +2035,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s2, s0",
|
||||
"mov x21, v2.d[0]",
|
||||
"fcmp d2, d2",
|
||||
"orr x21, x21, #0x8000000000000",
|
||||
"fmov d3, x21",
|
||||
"fcsel d2, d3, d2, vs",
|
||||
"str s2, [x4]",
|
||||
"add w21, w20, #0x1 (1)",
|
||||
"and w21, w21, #0x7",
|
||||
@@ -6746,7 +6736,7 @@
|
||||
]
|
||||
},
|
||||
"fst qword [rax]": {
|
||||
"ExpectedInstructionCount": 16,
|
||||
"ExpectedInstructionCount": 11,
|
||||
"Comment": [
|
||||
"0xdd !11b /2"
|
||||
],
|
||||
@@ -6761,16 +6751,11 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d2, d0",
|
||||
"mov x20, v2.d[0]",
|
||||
"fcmp d2, d2",
|
||||
"orr x20, x20, #0x8000000000000",
|
||||
"fmov d3, x20",
|
||||
"fcsel d2, d3, d2, vs",
|
||||
"str d2, [x4]"
|
||||
]
|
||||
},
|
||||
"fstp qword [rax]": {
|
||||
"ExpectedInstructionCount": 24,
|
||||
"ExpectedInstructionCount": 19,
|
||||
"Comment": [
|
||||
"0xdd !11b /3"
|
||||
],
|
||||
@@ -6785,11 +6770,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d2, d0",
|
||||
"mov x21, v2.d[0]",
|
||||
"fcmp d2, d2",
|
||||
"orr x21, x21, #0x8000000000000",
|
||||
"fmov d3, x21",
|
||||
"fcsel d2, d3, d2, vs",
|
||||
"str d2, [x4]",
|
||||
"add w21, w20, #0x1 (1)",
|
||||
"and w21, w21, #0x7",
|
||||
|
||||
@@ -2000,7 +2000,7 @@
|
||||
]
|
||||
},
|
||||
"fst dword [rax]": {
|
||||
"ExpectedInstructionCount": 16,
|
||||
"ExpectedInstructionCount": 11,
|
||||
"Comment": [
|
||||
"0xd9 !11b /2"
|
||||
],
|
||||
@@ -2015,16 +2015,11 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s2, s0",
|
||||
"mov x20, v2.d[0]",
|
||||
"fcmp d2, d2",
|
||||
"orr x20, x20, #0x8000000000000",
|
||||
"fmov d3, x20",
|
||||
"fcsel d2, d3, d2, vs",
|
||||
"str s2, [x4]"
|
||||
]
|
||||
},
|
||||
"fstp dword [rax]": {
|
||||
"ExpectedInstructionCount": 24,
|
||||
"ExpectedInstructionCount": 19,
|
||||
"Comment": [
|
||||
"0xd9 !11b /3"
|
||||
],
|
||||
@@ -2039,11 +2034,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov s2, s0",
|
||||
"mov x21, v2.d[0]",
|
||||
"fcmp d2, d2",
|
||||
"orr x21, x21, #0x8000000000000",
|
||||
"fmov d3, x21",
|
||||
"fcsel d2, d3, d2, vs",
|
||||
"str s2, [x4]",
|
||||
"add w21, w20, #0x1 (1)",
|
||||
"and w21, w21, #0x7",
|
||||
@@ -6777,7 +6767,7 @@
|
||||
]
|
||||
},
|
||||
"fst qword [rax]": {
|
||||
"ExpectedInstructionCount": 16,
|
||||
"ExpectedInstructionCount": 11,
|
||||
"Comment": [
|
||||
"0xdd !11b /2"
|
||||
],
|
||||
@@ -6792,16 +6782,11 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d2, d0",
|
||||
"mov x20, v2.d[0]",
|
||||
"fcmp d2, d2",
|
||||
"orr x20, x20, #0x8000000000000",
|
||||
"fmov d3, x20",
|
||||
"fcsel d2, d3, d2, vs",
|
||||
"str d2, [x4]"
|
||||
]
|
||||
},
|
||||
"fstp qword [rax]": {
|
||||
"ExpectedInstructionCount": 24,
|
||||
"ExpectedInstructionCount": 19,
|
||||
"Comment": [
|
||||
"0xdd !11b /3"
|
||||
],
|
||||
@@ -6816,11 +6801,6 @@
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d2, d0",
|
||||
"mov x21, v2.d[0]",
|
||||
"fcmp d2, d2",
|
||||
"orr x21, x21, #0x8000000000000",
|
||||
"fmov d3, x21",
|
||||
"fcsel d2, d3, d2, vs",
|
||||
"str d2, [x4]",
|
||||
"add w21, w20, #0x1 (1)",
|
||||
"and w21, w21, #0x7",
|
||||
|
||||
Reference in new issue
Block a user